LIGHT RECEIVING ELEMENT WITH BUILT-IN CIRCUIT

Publication number: JP2002203954

Publication date:

2002-07-19

Inventor:

FUKUNAGA NAOKI; KASHU KAZUHIRO

Applicant:

SHARP KK

Classification:

- international: H01L21/761; H01L27/14; H01L27/146; H01L31/10;

H01L21/70; H01L27/14; H01L27/146; H01L31/10;

(IPC1-7): H01L27/14; H01L21/761; H01L31/10

- European:

H01L27/146V16; H01L27/146A4

Application number: JP20010277312 20010912

Priority number(s): JP20010277312 20010912; JP20000334016 20001031

Also published as:




US6433374 (B1) US2002050593 (A1)

Report a data error here

Abstract of JP2002203954

PROBLEM TO BE SOLVED: To enable the high-speed operation of a photodiode, and suppress the penetration of photo carriers generated in the photodiode into a MOS device, and prevent latch up phenomena. SOLUTION: A photodiode small in junction capacity is made of an N-type epitaxial layer 6 and a P-type epitaxial layer 3, and the photodiode is surrounded by a P+-type buried isolated diffused layer 4 and a P-type isolated diffused layer 7 and electrically isolated from a signal processing circuit including a MOS structure of transistor.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-203954 (P2002-203954A)

(43)公開日 平成14年7月19日(2002.7.19)

(51) Int.Cl.7		識別記号	FΙ		;	ſ-₹J-ド(参考)
H01L	27/14		H01L	27/14	Z	4M118
	21/761			21/76	J	5 F 0 3 2
	31/10			31/10	Λ	5 F 0 4 9

審査請求 未請求 請求項の数19 OL (全 13 頁)

(21)出願番号	特願2001-277312(P2001-277312)	(71)出願人	000005049	
			シャープ株式会社	
(22) 出顧日	平成13年9月12日(2001.9.12)		大阪府大阪市阿倍野区長池町22番22号	
		(72)発明者	福永 直樹	
(31)優先権主張番号	特願2000-334016(P2000-334016)		大阪府大阪市阿倍野区長池町22番22号 3	シ
(32)優先日	平成12年10月31日(2000.10.31)		ャープ株式会社内	
(33)優先権主張国	日本 (JP)	(72)発明者	夏秋 和弘	
			大阪府大阪市阿倍野区長池町22番22号 3	シ
			ャープ株式会社内	
		(74)代理人	100078282	
			弁理士 山本 秀策	


最終頁に続く

(54) 【発明の名称】 回路内蔵受光素子

(57)【要約】

【課題】 フォトダイオードの高速動作を可能にし、フォトダイオードで発生した光キャリアのMOSデバイスへの進入を抑制し、ラッチアップ現象を防止する。

【解決手段】 N型エピタキシャル層6とP型エピタキシャル層3とにより接合容量の小さいフォトダイオードが形成され、そのフォトダイオードが、P*型埋め込み分離拡散層4およびP型分離拡散層7によって取り囲まれて、MOS構造のトランジスタを含む信号処理回路と電気的に分離される。



【特許請求の範囲】

【請求項1】 第1導電型半導体積層構造と、

該第1導電型半導体積層構造上に形成された第1の第2 導電型半導体層との接合により、入射光を電気信号に変 換するフォトダイオードと、

該第1の第2導電型半導体層における該フォトダイオード部とは異なる領域に形成され、光電変換された信号を 処理する信号処理回路と、

を備えた回路内蔵受光素子であって、

該第1導電型半導体積層構造は、第1導電型半導体基板と、該第1導電型半導体基板上に形成され、該第1導電型半導体基板よりも不純物濃度が高い第1の第1導電型半導体層と、該第1の第1導電型半導体層よりも不純物濃度が低い第2の第1導電型半導体層とを有し、

該フォトダイオードは、該第1の第1導電型半導体層の表面にほぼ接するように設けられた第3の第1導電型半導体層と、該第1の第2導電型半導体層の表面から該第3の第1導電型半導体層まで達するように形成された第4の第1導電型半導体層とに囲まれた領域に形成され、該信号処理回路は、少なくともMOS構造のトランジスタを含むことを特徴とする回路内蔵受光素子。

【請求項2】 前記第3の第1導電型半導体層の下方に、該第3の第1導電型半導体層の少なくとも一部と重なって、前記第2の第1導電型半導体層を貫通し、少なくとも前記第1の第1導電型半導体層まで達する第5の第1導電型半導体層を有する請求項1に記載の回路内蔵受光素子。

【請求項3】 前記第2の第1導電型半導体層が高比抵 抗層である請求項1または2に記載の回路内蔵受光素 子。

【請求項4】 前記第2の第1導電型半導体層の比抵抗が200Ωcm以上である請求項1~3のいずれかに記載の回路内蔵受光素子。

【請求項5】 前記第1の第2導電型半導体層に表面 に、第2の第2導電型半導体層が形成されている請求項 1~4のいずれかに記載の回路内蔵受光素子。

【請求項6】 前記信号処理回路に、前記フォトダイオードと隣接しないように、N型MOSトランジスタが形成されている請求項1~5のいずれかに記載の回路内蔵受光素子。

【請求項7】 前記信号処理回路を構成するN型MOSトランジスタと前記フォトダイオードとの間に、P型MOSトランジスタが形成されている請求項6に記載の回路内蔵受光素子。

【請求項8】 前記信号処理回路を構成するN型MOSトランジスタと前記フォトダイオードとの間に、前記第1の第2導電型半導体層または前記第2の第2導電型半導体層または該第2の第2導電型半導体層と前記第3の第1導電型半

導体層とが同電位に設定されている請求項6に記載の回 路内蔵受光素子。

【請求項9】 前記信号処理回路を構成するN型MOSトランジスタと前記フォトダイオードとの間に、前記第1の第2導電型半導体層または前記第2の第2導電型半導体層または該第2の第2導電型半導体層は、前記第3の第1導電型半導体層よりも高電位に設定されている請求項6に記載の回路内蔵受光素子。

【請求項10】 前記第2の第2導電型半導体層が前記 MOS構造のトランジスタのソース領域およびドレイン 領域と同時に形成される請求項1~9のいずれかに記載 の回路内蔵受光素子。

【請求項11】 前記第2の第2導電型半導体層が1回または複数回の拡散処理によって形成されている請求項10に記載の回路内蔵受光素子。

【請求項12】 前記第2の第2導電型半導体層が第6の第1導電型半導体層である請求項10または11に記載の回路内蔵受光素子。

【請求項13】 前記第2の第2導電型半導体層の下方の前記第1の第2導電型半導体層の不純物濃度がほぼ均一である請求項1~12のいずれかに記載の回路内蔵受光素子

【請求項14】 前記第1の第2導電型半導体層が高比 抵抗層である請求項1~13のいずれかに記載の回路内 蔵受光素子。

【請求項15】 前記第1の第2導電型半導体層の比抵 抗が3.0Ωcm以上である請求項1~14のいずれか に記載の回路内蔵受光素子。

【請求項16】 前記第2の第2導電型半導体層の下方 に第2導電型ウェル拡散層が形成されている請求項5に 記載の回路内蔵受光素子。

【請求項17】 前記第6の第1導電型半導体層の下方 に第1導電型ウェル拡散層が形成されている請求項12 に記載の回路内蔵受光素子。

【請求項18】 前記第2導電型ウェル拡散層および前記第1導電型ウェル拡散層が前記MOS構造のトランジスタのウェル領域と同時に形成される請求項16または17に記載の回路内蔵受光素子。

【請求項19】 前記第1の第2導電型半導体層と前記第2の第1導電型半導体層との間に第4の第2導電型半導体層が形成されている請求項12に記載の回路内蔵受光素子。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、入射した光を電気信号に変換する受光素子(フォトダイオード)と、少なくともMOSトランジスタを含み、受光素子から出力される信号を処理する信号処理回路とを同一基板上に設けた回路内蔵受光素子に関し、特に、受光素子の応答速度

を高速化するとともに、MOS構造のトランジスタの誤動作を抑制した回路内蔵受光素子に関する。

[0002]

【従来の技術】従来から、回路内蔵受光素子等の半導体装置は、例えば光ピックアップおよび光ファイバ技術、フォトカプラ等に用いられている。近年、光ピックアップにおいては、CD-ROMおよびCR-R/RW、DVD-ROMドライブ等の高速化が進み、それに伴って高感度、低ノイズ、高速応答等の特性に優れた高性能な回路内蔵受光素子が要求されている。また、光ファイバ技術においても、同様に、データ転送の高速化に対応するために、高性能な回路内蔵受光素子が要求されている。

【0003】受光素子と信号処理回路を同一基板上に集積化した回路内蔵受光素子の一例として、例えば図10に示すような回路内蔵受光素子の構成が特開平11-251567号公報に開示されている。

【0004】図10に示す回路内蔵受光素子は、P型半導体基板30の全面にN+型埋め込み拡散層31が積層され、N型埋め込み拡散層31上にN-型エピタキシャル層32が積層されている。N-型エピタキシャル層32の上部には、MOSトランジスタ36および37を有する周辺回路21が形成されるとともに、周辺回路21に隣接して、受光素子であるフォトダイオード20が形成されている。フォトダイオード20は、P+領域33およびN型領域34を有する受光領域、この受光領域を取り囲むN+型拡散層35等を有している。

【0005】図10に示す回路内蔵受光素子の構成で は、N+型埋め込み拡散層31とN+型拡散層35とから 成るN型バリア領域により、フォトダイオード20を取 り囲むポテンシャルバリア (電位障壁)を形成すること によって、周辺回路20のMOSトランジスタ36およ び37から発生する迷走キャリアがフォトダイオード2 O内に進入することを防止し、固定パターンノイズ (F PN:Fixed Pattern Noise)を低減 している。さらに、P型半導体基板30と反対の導電型 のN+型埋め込み拡散層31を形成し、N+型埋め込み拡 散層31上にフォトダイオード20を形成することによ り、P型半導体基板30とN型埋め込み拡散層31との 界面に形成されるPN接合領域によって、周辺回路21 のMOSトランジスタ36および37のチャネル部で発 生した迷走キャリアがフォトダイオード20内に進入す ることを防止し、固定パターンノイズを低減している。 [0006]

【発明が解決しようとする課題】MOSトランジスタ36および37にて発生した迷走キャリアがフォトダイオード20に進入することの防止、および、フォトダイオード20にて発生した迷走キャリアがMOSトランジスタ36および37側に進入して誤信号を発生することの防止は、微小信号を取り扱う回路内蔵受光素子に関して

重要な開発課題である。特に、信号処理回路にMOSトランジスタ36および37が設けられていると、フォトダイオード20で発生した光キャリアによる電流がMOSトランジスタ36および37のチャネル部に流れ込むため、光キャリアによる電流が微小な電流であっても誤動作が生じるおそれがある。

【0007】しかしながら、前述の公報に開示されているような構成では、以下のような問題がある。

【0008】一般的に、通常のMOSプロセスにおいては、MOSトランジスタが基板比抵抗の低いP型半導体基板中に形成される。これは、P型半導体基板全面をGND電位に安定して保つことにより、MOSトランジスタ間の寄生動作に起因するラッチアップ現象を防止するためである。

【0009】これに対して、図10に示す回路内蔵受光素子では、P型半導体基板30の全面にN+型埋め込み拡散層31が積層されているために、GND電位を安定に保つためのP型半導体基板30と、MOSトランジスタ36および37が形成されているN-型エピタキシャル層32とが電気的に分離されている。また、N-型エピタキシャル層32は、P型半導体基板30に比べて厚みが極めて薄く、比抵抗が高いためにN-型エピタキシャル層32表面に平行な横方向への抵抗が非常に高くなっている。したがって、このような構成では、ラッチアップが発生すると、高電源電圧をOFF状態にするまでチップ内を電流が流れ続けて回路が正常に動作しなくなる。また、高電源電圧による電流が流れ続けると、チップが異常に高温になるおそれもある。

【0010】さらに、図10に示す回路内蔵受光素子で は、フォトダイオード20の受光領域を取り囲むように 形成されたN+型拡散層35は、N+型埋め込み拡散層3 1に接触しているために、これによりMOSトランジス タ36および37からフォトダイオード20への迷走キ ャリアの進入を防止している。このN⁺型拡散層35 は、N-型エピタキシャル層32の表面からN+型埋め込 み拡散層31まで形成されており、N⁺型拡散層35を N+型埋め込み拡散層31に接触させるためには、N+型 拡散層35に対するキャリアの拡散係数から考えて、N 型エピタキシャル層32は、厚くても5μm程度の厚さ になる。この場合、P型半導体基板30およびN+型埋 め込み拡散層31の界面のPN接合領域近傍で発生した 光キャリアによる拡散電流成分は、フォトダイオード2 ○の応答速度に最も影響を与えるが、N⁺型埋め込み拡 散層31とP型半導体基板30とのPN接合によって再 結合されるため、フォトダイオード20を高速化するこ とができる。

【0011】しかし、フォトダイオード20に入射した 光によって、発生する光キャリアは、その大部分がN⁺ 型埋め込み拡散層31の下部で発生するために、N⁺型 埋め込み拡散層31の下部で発生する光キャリアは、光 電流として寄与せず、フォトダイオード20の光電変換 効率が大幅に低下する。例えば、通常の光ピックアップ 等で用いられる波長が650 nmの入射光の場合、フォ トダイオード20へ光が進入する深さは、約4µmであ る。このため、N-型エピタキシャル層32の厚さが5 μmであれば、約30%の入射光が光電流に寄与しなく なり、対ノイズ特性を示すS/N比が大幅に低下する。 【0012】図10に示す回路内蔵受光素子では、フォ トダイオード20の深さ方向に深くN⁺型埋め込み拡散 層31よりも下部のP型半導体基板30内にて発生する 光キャリアは、してMOSトランジスタ36および37 へ迷走する。しかし、このような光キャリアは、N⁺型 埋め込み拡散層31とP型半導体基板30とのPN接合 によって再結合して消滅する。このため、光キャリアの MOSトランジスタ36および37への迷走が防止さ れ、MOSデバイスの誤動作を防止することができる。 しかしながら、このように、光キャリアが消滅すると、 フォトダイオード20の光感度が低下するために、これ によりS/N比が低下する。また、通常、半導体基板の 厚みが600μm程度であるのに対して、N-型エピタ キシャル層32の厚みが5μmと極めて薄いために、ラ ッチアップ現象が発生しやすいという問題がある。

【0013】これに対して、フォトダイオード20の応 答速度および光感度を優先させて、例えば波長が650 nmの光を90%程度以上吸収し、拡散電流成分のみを カットするためには、N-型エピタキシャル層32の厚 みは12μm程度にする必要がある。この場合、フォト ダイオード20では、N+型埋め込み拡散層31の下部 にて発生した光キャリアの迷走を防止することはできる が、N+型拡散層35をN+型埋め込み拡散層31に接触 させることはできない。その結果、フォトダイオード2 0にて発生した光キャリアがMOSトランジスタ36お よび37のチャネル部に流れ込み、MOSトランジスタ 36および37が誤動作する可能性が大きくなる。ま た、N-型エピタキシャル層32の厚みを12μm程度 にしても、ラッチアップ現象の発生を十分に抑制するこ とはできない。さらに、N⁺型拡散層35をN⁺型埋め込 み拡散層31に接触させるために、長時間にわたって熱 処理を行う必要があるが、熱処理を長時間にわたって行 うと、N+型拡散層35の拡散拡がりが大きくなり、フ ォトダイオード20の面積が増加するとともに、チップ 面積が増大するおそれがあり好ましくない。

【0014】また、フォトダイオード20部分のP+領域33およびN型領域34の表面拡散領域に、N型MOSトランジスタのソース拡散領域およびドレイン拡散領域を使用する構成が、特開平3-91959号公報に開示されている。この構成は、N型MOSトランジスタのソース拡散領域およびドレイン拡散領域をフォトダイオードのカソード電極とし、Pウェル拡散領域およびその

下部に形成されるP型埋め込み拡散層をフォトダイオードのアノード電極としている。これにより、N型MOSトランジスタのソース拡散領域およびドレイン拡散領域は、厚みが0.2~0.4μm程度の浅い(shallow)拡散領域になり、短波長の光に対して高い光感度を維持することができる。

【0015】しかしながら、このような構成では、短波 長側に光感度のピークを持つフォトダイオードが得ら れ、短波長の光の光感度のみについては特性を向上させ ることができるが、P型拡散層およびP型埋め込み拡散 層の厚みが1.0~1.5 μmで形成されるために、こ のP型埋め込み拡散層が形成するポテンシャルバリアに よって、P型埋め込み拡散層の不純物濃度のピーク位置 より深い所、例えばフォトダイオードの表面から1.5 μmより深い所で発生する光キャリアが光電流として寄 与しなくなり、長波長の光の光感度が大幅に低下するお それがある。例えば、DVD-ROM等の光ピックアッ プ、光ファイバリンク、フォトカプラ等で使用される波 、長650nmの光であれば、フォトダイオードに入射す る光の30%程度しか光電流として寄与しない。また、 MOSデバイスおよびNPNトランジスタの諸特性を低 下させないように、例えばエピタキシャル層を厚み3. 0μm程度に厚くしても、波長650nmの光であれ ば、フォトダイオードに入射する光の50%程度しか光 電流として寄与しない。

【0016】DVD-ROM等の光ピックアップは、データの高密度化を達成するために、使用する光の波長が、赤外から赤色さらに青色へと短波長化している。短波長の光を読み取るだけの特殊なシステムであれば、前述の特開平3-91959号公報に開示されている構成でも問題はないが、DVD-ROM等の光ピックアップでは、現行システムとの互換性を保つために、青色等の短波長の光を読み取ると同時に、赤色および赤外の長波長帯の光を読み取る必要がある。このため、特開平3-91959号公報に開示されている構成では、長波長帯の光に対する光感度が半減し、S/N比が大きく劣化するおそれがある。

【0017】さらに、特開平3-91959号公報に開示されている構成では、N型MOSトランジスタのソース拡散領域およびドレイン拡散領域をフォトダイオードのカソード電極とし、Pウェル拡散領域およびその下部に形成されるP型埋め込み拡散層をフォトダイオードのアノード電極としているために、フォトダイオードに逆バイアスが印加されると、空乏層の間隔は、1.0~2.0μm程度しか拡がらず、空乏層の間隔が狭いという問題がある。空乏層の間隔が狭いと、フォトダイオードの接合容量が増加し、フォトダイオードの応答速度が低下する。青色の光を使用したDVD-ROM等の光ピックアップは、短波長の光に対するDC(直流)的な光感度も重要であるが、使用する周波数帯が100MHz

以上の高周波であり、フォトダイオードの応答速度が遅いことは重大な問題である。

【0018】本発明は、このような課題を解決するものであり、その目的は、短波長の光に対して高い光感度を有するとともに高速動作が可能なフォトダイオードが内蔵されており、フォトダイオードで発生した光キャリアがMOSデバイスに進入することが抑制されるとともに、ラッチアップ現象も防止し得る回路内蔵受光素子を提供することにある。

[0019]

【課題を解決するための手段】本発明の回路内蔵受光素 子は、第1導電型半導体積層構造と、該第1導電型半導 体積層構造上に形成された第1の第2導電型半導体層と の接合により、入射光を電気信号に変換するフォトダイ オードと、該第1の第2導電型半導体層における該フォ トダイオード部とは異なる領域に形成され、光電変換さ れた信号を処理する信号処理回路と、を備えた回路内蔵 受光素子であって、該第1導電型半導体積層構造は、第 1導電型半導体基板と、該第1導電型半導体基板上に形 成され、該第1導電型半導体基板よりも不純物濃度が高 い第1の第1導電型半導体層と、該第1の第1導電型半 導体層上に形成され該第1の第1導電型半導体層よりも 不純物濃度が低い第2の第1導電型半導体層とを有し、 該フォトダイオードは、該第1の第1導電型半導体層の 表面にほぼ接するように設けられた第3の第1導電型半 導体層と、該第1の第2導電型半導体層の表面から該第 3の第1導電型半導体層まで達するように形成された第 4の第1導電型半導体層とに囲まれた領域に形成され、 該信号処理回路は、少なくともMOS構造のトランジス 夕を含むことを特徴とする。

【0020】前記第3の第1導電型半導体層の下方に、 該第3の第1導電型半導体層の少なくとも一部と重なっ て、前記第2の第1導電型半導体層を貫通し、少なくと も前記第1の第1導電型半導体層まで達する第5の第1 導電型半導体層を有する。

【0021】前記第2の第1導電型半導体層が高比抵抗層である。

【0022】前記第2の第1導電型半導体層の比抵抗が 2000cm以上である。

【0023】前記第1の第2導電型半導体層に表面に、 第2の第2導電型半導体層が形成されている。

【0024】前記信号処理回路に、前記フォトダイオードと隣接しないように、N型MOSトランジスタが形成されている。

【0025】前記信号処理回路を構成するN型MOSトランジスタと前記フォトダイオードとの間に、P型MOSトランジスタが形成されている。

【0026】前記信号処理回路を構成するN型MOSトランジスタと前記フォトダイオードとの間に、前記第1の第2導電型半導体層または前記第2の第2導電型半導

体層が形成され、該第1の第2導電型半導体層または該第2の第2導電型半導体層と前記第3の第1導電型半導体層とが同電位に設定されている。

【0027】前記信号処理回路を構成するN型MOSトランジスタと前記フォトダイオードとの間に、前記第1の第2導電型半導体層または前記第2の第2導電型半導体層が形成され、該第1の第2導電型半導体層または該第2の第2導電型半導体層は、前記第3の第1導電型半導体層よりも高電位に設定されている。

【0028】前記第2の第2導電型半導体層が前記MO S構造のトランジスタのソース領域およびドレイン領域 と同時に形成される。

【0029】前記第2の第2導電型半導体層が1回また は複数回の拡散処理によって形成されている。

【0030】前記第2の第2導電型半導体層が第6の第 1導電型半導体層である。

【0031】前記第2の第2導電型半導体層の下方の前 記第1の第2導電型半導体層の不純物濃度がほぼ均一で ある。

【0032】前記第1の第2導電型半導体層が高比抵抗 層である。

【0033】前記第1の第2導電型半導体層の比抵抗が 3.0Ωcm以上である。

【0034】前記第2の第2導電型半導体層の下方に第 2導電型ウェル拡散層が形成されている。

【0035】前記第6の第1導電型半導体層の下方に第 1導電型ウェル拡散層が形成されている。

【0036】前記第2導電型ウェル拡散層および前記第 1導電型ウェル拡散層が前記MOS構造のトランジスタ のウェル領域と同時に形成される。

【0037】前記第1の第2導電型半導体層と前記第2 の第1導電型半導体層との間に第4の第2導電型半導体 層が形成されている。

[0038]

【発明の実施の形態】以下、図面を参照しながら本発明の実施の形態を説明する。

【0039】図1は、本発明の第1の実施形態である回路内蔵受光素子の構成を示す断面図である。本実施形態の回路内蔵受光素子は、光が入射するフォトダイオード部12と、フォトダイオード部12に入射した光が光電変換された電気信号を処理するための集積回路を構成するCMOSトランジスタ部13とを有している。尚、図1および以下の図では、表面保護膜等の酸化膜は省略している。

【0040】図1に示すように、本実施形態の回路内蔵受光素子は、P型半導体基板1(40Ω・cm)上に、不純物濃度が高く低抵抗のP+型埋め込み拡散層2(抵抗値:0.01Ω・cm)と、不純物濃度が極めて低く高低抗のP型エピタキシャル層3(抵抗値:1000Ω・cm)と、N型エピタキシャル層6(約3Ω・cm)

とが順番に積層されている。P型エピタキシャル層3内には、フォトダイオード部12を取り囲むP+型埋め込み分離拡散層4が設けられており、また、N型エピタキシャル層6内には、P+型埋め込み分離拡散層4上にP型分離拡散層7が設けられている。P型分離拡散層7の表面は、N型エピタキシャル層6の表面に露出しており、その露出したP型分離拡散層7の表面にアノード電極(図示せず)が形成されており、P型分離拡散層7はアノード電位になっている。P+型埋め込み分離拡散層4およびP型分離拡散層7は、イオンドーピング工程と、その後の熱拡散工程を経て形成されている。

【0041】フォトダイオード部12には、P型エピタキシャル層3とN型エピタキシャル層6との界面にPN接合領域である空乏層14が形成されている。フォトダイオード部12のN型エピタキシャル層6の表面近傍には、N+型拡散層9が埋め込まれている。N+型拡散層9の表面は、N型エピタキシャル層6の表面に露出しており、その露出したN+型拡散層9の表面上にカソード電極(図示せず)が形成されている。

【0042】フォトダイオード部12以外の信号処理回 路には、信号処理用素子としてP型MOSトランジスタ 15およびN型MOSトランジスタ16から成るCMO Sトランジスタ部13が形成されている。CMOSトラ ンジスタ部13のN型MOSトランジスタ16には、P 型エピタキシャル層3およびN型エピタキシャル層6間 にわたってP+型埋め込み分離拡散層4aが設けられて おり、P⁺型埋め込み分離拡散層4a上には、N型エピ タキシャル層6内に埋め込まれたP型分離拡散層7aが 設けられている。P型分離拡散層7aの表面は、N型エ ピタキシャル層6の表面に露出している。P型分離拡散 層7aの表面には、電極パターンが設けられており、P 型分離拡散層7aはP型分離拡散層7と同様にアノード 電位に設定されている。P型分離拡散層7aの表面近傍 には、それぞれがソース領域およびドレイン領域となる 一対のN+型拡散層9aが埋め込まれている。各N+型拡 散層9aの表面は、それぞれP型分離拡散層7aの表面 に露出しており、その露出した各表面に電極がそれぞれ 形成されている。一対のN⁺型拡散層9a間は、チャネ ル部になっている。

【0043】また、P型MOSトランジスタ15には、P型エピタキシャル層3およびN型エピタキシャル層6間にわたってN+型埋め込み拡散層5が設けられており、N+型埋め込み拡散層5上には、N型エピタキシャル層6内に埋め込まれたN型拡散層8が設けられている。N型拡散層8の表面は、N型エピタキシャル層6の表面に露出している。N型拡散層8の表面には、電極パターンが設けられており、N型拡散層8は高電位の電源電圧Vccが印加されている。N型拡散層8の表面近傍には、それぞれがソース領域およびドレイン領域となる一対のP+型拡散層10が埋め込まれている。各P+型拡

散層10の表面は、それぞれN型拡散層8の表面に露出しており、その露出した各表面に電極がそれぞれ形成されている。一対のP+型拡散層10間は、チャネル部になっている。

【0044】このように構成された本実施形態の回路内蔵受光素子において、フォトダイオード部12では、不純物濃度が高いP+型埋め込み拡散層2の不純物濃度のピーク位置よりも深い位置のP型半導体基板1にて光キャリアのが発生すると、その光キャリアのは、P+型埋め込み拡散層2の不純物濃度のプロファイルによるボテンシャルバリアを超えることができず、P型半導体基板1に押し戻されてP型半導体基板1内にて再結合することによって消滅する。したがって、光キャリアのがCMOSトランジスタ部13に迷走することが防止される。また、P+型埋め込み拡散層2の不純物濃度のピーク位置より浅い所で光キャリアのが発生すると、その光キャリアのは、P+型埋め込み拡散層2のポテンシャル(電位)による内蔵電界によって、高速でPN接合領域の空乏層14に導かれて光電流となる。

【0045】一方、P型エピタキシャル層3内で発生し た多数の光キャリアのは、P型エピタキシャル層3とN 型エピタキシャル層6との界面に形成された空乏層14 に導かれて光電流となるが、一部の光キャリアのはCM OSトランジスタ部13側に迷走する。しかし、CMO Sトランジスタ部13側に迷走する光キャリア@のほと んどは、P+型埋め込み分離拡散層4のポテンシャルバ リアによって、フォトダイオード部側に押し戻されて光 電流となり、CMOSトランジスタ部13側にはほとん ど迷走しない。この場合、P+型埋め込み分離拡散層4 のポテンシャルバリアをすり抜けた僅かな光キャリアの は、CMOSトランジスタ部13側に迷走するが、CM OSトランジスタ部13のP型MOSトランジスタ15 では、N型拡散層8が高電位の電源電圧Vccに接続さ れて、N+型埋め込み拡散層5およびN型拡散層8が高 電位になっているために、N+型埋め込み拡散層5およ びN型拡散層8によって光キャリアのが吸収される。こ れにより、СМОSトランジスタ部13が誤動作するこ とが防止される。

【0046】本実施形態において、フォトダイオード部 12のN型エピタキシャル層6の厚みは 2μ m程度である。また、P型エピタキシャル層3には、P型エピタキシャル層3の形成時の熱処理およびその後の熱拡散工程を経て形成されるP+型埋め込み拡散層2の反応組成物が含まれており、その反応組成物の厚さは、約 10μ mになっている。P+型埋め込み拡散層2の反応組成物を含むP型エピタキシャル層3の厚みは 12μ m~ 15μ m程度になっている。これにより、N型エピタキシャル層6の表面から、P+型埋め込み拡散層2の不純物濃度のピーク位置までの深さは、 14μ m~ 17μ m程度となり、光キャリアを殆ど吸収することができ、フォトダ

イオードの光感度を高くすることができる。

【0047】さらに、フォトダイオード部12とCMOSトランジスタ部13とを分離するP+型埋め込み分離拡散層4およびCMOSトランジスタ部13のP+型埋め込み分離拡散層4aの拡散深さは、P型エピタキシャル層3の表面から約1μm~2μmになっており、各P+型埋め込み分離拡散層4および4aは、その下方のP+型埋め込み拡散層2と近接している。これにより、フォトダイオード部12で発生した光キャリアがCMOSトランジスタ部13に迷走するのを防止できる。

【0048】さらに、CMOSトランジスタ部13の下部には、不純物濃度が高く低抵抗であるP+型埋め込み拡散層2とP+型埋め込み拡散層2上に積層されたP型エピタキシャル層3とが存在するため、一般的な通常のMOSプロセスと同様に、ラッチアップ現象の発生を抑制することができる。

【0049】本発明の回路内蔵受光素子では、フォトダ イオード部12の表面に形成されているN⁺型拡散層9 は、CMOSトランジスタ部13のN型MOSトランジ スタ16のソース拡散領域およびドレイン拡散領域であ るN+型拡散層9aを形成する際に、同時に同一工程内 で形成することが望ましい。このN+型拡散層9は、前 述の特開平3-91959号公報に開示されている構成 のPウェル拡散領域とPN接合領域を形成するものでは ない。また、フォトダイオード部12のPN接合領域で ある空乏層14は、N型エピタキシャル層6と高比抵抗 のP型エピタキシャル層3との界面に形成されており、 N+型拡散層9は、フォトダイオード部12の高速動作 のための直列抵抗を低減する拡散領域になっている。こ れにより、フォトダイオード部12は、製造工程が簡略 化されるとともに、短波長の光に対する光感度も向上 し、PN接合領域である空乏層14が、N型エピタキシ ャル層6と高比抵抗のP型エピタキシャル層3との界面 に形成されるために、大きく拡がり接合容量を小さくす ることができ、フォトダイオード部12の高速動作が可 能となる。

【0050】図2は、本発明の第2の実施形態の回路内蔵受光素子の構成を示す断面図である。図2に示す本発明の第2の実施形態の回路内蔵受光素子は、フォトダイオード部12を取り囲むP+型埋め込み分離拡散層4の下側にP型埋め込み分離拡散層11が形成されている。P型埋め込み分離拡散層11は、P+型埋め込み拡散層2内に進入した状態になっている。その他の構成については、図1に示す第1の実施形態の回路内蔵受光素子の構成と同様になっている。

【0051】第2の実施形態の回路内蔵受光素子では、P型エピタキシャル層3で発生した光キャリアのが、P型埋め込み分離拡散層11のポテンシャルバリアによって、CMOSトランジスタ部13へ迷走することが確実に遮断される。これにより、CMOSトランジスタ部1

3の誤動作が確実に抑制される。また、P型埋め込み分離拡散層11が設けられることにより、フォトダイオード部12のP型分離拡散層7上に設けられたアノード電極におけるアノード抵抗が低減され、フォトダイオード部12は高速にて動作し得る。さらに、P型半導体基板1は、GND電位とされるが、P型埋め込み拡散層11が設けられることによって、P型半導体基板1のGND電位が安定化され、ラッチアップ現象の発生を抑制することができる。

【0052】図1および図2に示す回路内蔵受光素子では、フォトダイオード部12の接合容量は、不純物濃度が極めて低いP型エピタキシャル層3とN型エピタキシャル層6との界面のPN接合領域である空乏層14の接合容量となる。このように、P型エピタキシャル層3とN型エピタキシャル層6は、不純物濃度が極めて低くなっているために、フォトダイオード部12の空乏層14を大きく拡げることができる。この結果、P型エピタキシャル層3で発生する殆どの光キャリアが拡散することを防止できるとともに、接合容量も小さくなり、フォトダイオード部12は、高速動作が可能となる。

【0053】また、図1および図2に示す回路内蔵受光 素子では、フォトダイオード部12とN型MOSトラン ジスタ16との間に、P型MOSトランジスタ15が形 成されている。N型MOSトランジスタ16のチャネル 部は、P型分離拡散層7aを有しており、P型分離拡散 層7aの電位は、フォトダイオード部12におけるP型 分離拡散層7のアノード電位と同一のGND電位になっ ている。このため、フォトダイオード部12に隣接して N型MOSトランジスタ16が形成されると、P+型埋 め込み分離拡散層4のポテンシャルバリアをすり抜けて CMOSトランジスタ部13に迷走する光キャリアが、 N型MOSトランジスタ16のチャネル部に飛び込んで CMOSトランジスタ部13の誤動作を引き起こすおそ れがある。しかしながら、フォトダイオード部12とN 型MOSトランジスタ16との間にP型MOSトランジ スタ15が設けられていることにより、P型MOSトラ ンジスタ15の高電位VccになったN+型埋め込み拡 散層5およびN型拡散層8によって、光キャリアが吸収 され、CMOSトランジスタ部13の誤動作が防止され

【0054】図3は、本発明の第3の実施形態の回路内蔵受光素子の構成を示す断面図である。図3に示す本発明の第3の実施形態の回路内蔵受光素子は、CMOSトランジスタ部13のN型MOSトランジスタ16がフォトダイオード部12に近傍している。P+型埋め込み分離拡散層4およびP型分離拡散層7とN型MOSトランジスタ16との間には、N+型埋め込み拡散層5bがP型エピタキシャル層3からN型エピタキシャル層6内にわたって設けられており、N+型埋め込み拡散層5b上にN型拡散層8bが設けられている。そして、N型拡散

層8b内の表面近傍にN+型拡散層9bが設けられている。N+型拡散層9bの表面は、N型拡散層8bの表面 に露出している。その他の構成については、図1に示す第1の実施形態の回路内蔵受光素子の構成と同様になっている。

【0055】図3に示す第3の実施形態の回路内蔵受光 素子において、N+型埋め込み拡散層5b、N型拡散層 8bおよびN+型拡散層9bの電位は、P+型埋め込み分 離拡散層4の電位と同電位であっても良いし、電源電圧 Vccのように高電位であっても良い。図3に示す回路 内蔵受光素子では、フォトダイオード部12に近接して N型MOSトランジスタ16が設けられているが、N型 MOSトランジスタ16とフォトダイオード部12との 間に、N+型埋め込み拡散層5b、N型拡散層8bおよ びN+型拡散層9bが設けられているために、フォトダ イオード部12から迷走してきた光キャリアが、これら のN+型埋め込み拡散層5b、N型拡散層8bおよびN †型拡散層9bによって吸収される。したがって、N型 MOSトランジスタ16のチャネル部に光キャリアが迷 走するおそれがなく、CMOSトランジスタ部13の誤 動作が防止される。

【0056】図4は、本発明の第4の実施形態の回路内蔵受光素子の構成を示す断面図である。図4に示す本発明の第4の実施形態の回路内蔵受光素子は、CMOSトランジスタ部13のN型MOSトランジスタ16がフォトダイオード部12に近接して形成されている。そして、P+型埋め込み分離拡散層4およびP型分離拡散層7とN型MOSトランジスタ16との間には、P型エピタキシャル層3上にN型エピタキシャル層6aが積層されている。その他の構成については、図1に示す第1の実施形態の回路内蔵受光素子の構成と同様になっている。

【0057】図4に示す第4の実施形態の回路内蔵受光 素子では、N型エピタキシャル層6aの電位は、P+型 埋め込み分離拡散層4およびN型MOSトランジスタ1 6のP⁺型埋め込み分離拡散層4aの電位と同電位であ っても良いし、電源電圧Vccのように高電位であって も良い。図4に示す回路内蔵受光素子では、N型MOS トランジスタ16とフォトダイオード部12との間にN 型エピタキシャル層6aが設けられているために、フォ トダイオード部12からN型MOSトランジスタ16側 に迷走する光キャリアが、N型エピタキシャル層6 a と、P+型埋め込み分離拡散層4およびP型分離拡散層 7とによって形成されたPN接合によって捕獲されて再 結合し、消滅する。この結果、N型MOSトランジスタ 16のチャネル部に光キャリアが迷走するおそれがな く、СМОSトランジスタ部13の誤動作が防止され る。

【0058】図5は、本発明の第5の実施形態の回路内 蔵受光素子の構成を示す断面図である。図5に示す本発 明の第5の実施形態の回路内蔵受光素子は、P+型埋め込み分離拡散層4の下方にP型埋め込み分離拡散層11が形成されている。また、フォトダイオード部12のN型エピタキシャル層6とN+型拡散層9との界面、および、CMOSトランジスタ部13におけるN型MOSトランジスタ16のP型分離拡散層7aとソース領域およびドレイン領域となるN+型拡散層9aとの界面には、低不純物濃度のN-型LDD(Lightly Doped Drain)拡散層17および17aがそれぞれ形成されている。各N-型LDD拡散層17および17aは、N+型拡散層9および9aを形成する際に、N+型拡散層9および9aの表面から異なる深さに不純物を拡散させる2重拡散によりそれぞれ形成される。その他の構成については、図1に示す第1の実施形態の回路内蔵受光素子の構成と同様になっている。

【0059】図5に示す第5の実施形態の回路内蔵受光素子では、特に、短波長の光のようにフォトダイオード部12の表面付近にて、多数の光キャリアが発生すると、図6に示すように、フォトダイオード部12の表面付近にて発生した光キャリアは、N-型LDD拡散層17の不純物濃度のプロファイルによる内蔵電界によって、表面から内部に向かって加速され、N型エピタキシャル層6とP型エピタキシャル層3との界面に形成される空乏層14に向かって、高速で進む。これにより、光キャリアの空乏層14以外での光キャリアの移動時間が短縮され、フォトダイオード部12は、さらに高速にて動作される。

【0060】この場合、CMOSトランジスタ部13の N型MOSトランジスタ16は、N-型LDD拡散層1 7aを有するLDD構造が設けられているために、N型 MOSトランジスタ16の耐電圧特性が向上している。 尚、CMOSトランジスタ部13のP型MOSトランジ スタ15は、ホットキャリアに対する信頼性が高いため に、LDD構造を設けなくても良い。

【0061】尚、フォトダイオード部12のN型エピタキシャル層6は、N型エピタキシャル層6の表面に形成されたN+型拡散層9より下方において、不純物濃度が深さ方向にほぼ均一な高比抵抗の領域になっていても良い。この場合、N型エピタキシャル層6の比抵抗は、3.0Ωcm以上であることが好ましい。

【0062】例えば、N型エピタキシャル層6の厚みおよび比抵抗が、それぞれ1.9 μ mおよび3.0 Ω cm、N型エピタキシャル層6の表面に形成されたN+型拡散層9の拡散深さが0.4 μ m、フォトダイオード部12に印加されるバイアス電圧が1.5 Vの場合、N型エピタキシャル層6とP型エピタキシャル層3との界面に形成される空乏層14の拡がりは約1.4 μ mとなり、空乏層14の上部がN+型拡散層9の底面に接する状態となる。この場合、図7に示すように、空乏層14がN+型拡散層9まで拡がり、光キャリアの空乏層14

以外での光キャリアの移動時間が短縮されるとともに、 フォトダイオード部12の接合容量が低減され、フォト ダイオード部12は、さらに高速にて動作される。

【0063】CMOSトランジスタ部13の諸特性等の制約より、N型エピタキシャル層6の比抵抗を高比抵抗にできない場合には、前述のN+型拡散層9の下方に不純物拡散されたN-型LDD拡散層17を併用することによりフォトダイオード部12の応答速度を向上させることができる。

【0064】また、フォトダイオード部12のN型エピタキシャル層6の表面に形成されたN+型拡散層9の下方に、N+型埋め込み拡散層等のN型ウェル拡散層を形成しても良い。この場合、図6に示すLDD拡散の原理と同様に、N型ウェル拡散層の不純物濃度のプロファイルによる内蔵電界によって、光キャリアは、表面から内部に向かって加速され、N型エピタキシャル層6とP型エピタキシャル層3との界面に形成される空乏層14に向かって、高速で移動する。これにより、光キャリアの空乏層以外での移動時間が短縮され、フォトダイオード部12は、さらに高速にて動作される。

【0065】フォトダイオードを内蔵しない通常のMOSプロセスでは、Pウェル拡散層およびNウェル拡散層の形成は1枚のマスクで自己整合的(セルフアライン)に形成されるが、フォトダイオード部12にN+型埋め込み拡散層等のN型ウェル拡散層を形成しない場合には、CMOSトランジスタ部13にNウェル拡散層を形成する場合に、フォトダイオード部12のN型エピタキシャル層6の表面に形成されたN+型拡散層9の下方に、N+型埋め込み拡散層等のN型ウェル拡散層を形成する場合には、CMOSトランジスタ部13にNウェル拡散層を形成する際に、フォトダイオード部12を覆うマスクが不要になり、工程数が削減される。

【0066】図8に本発明の第6の実施形態である回路 内蔵受光素子を示す。この回路内蔵受光素子は、フォト ダイオード部12のN型エピタキシャル層6とP型エピ タキシャル層3との間にN⁺型埋め込み拡散層5cが形 成されており、N型エピタキシャル層6の表面近傍にP +型拡散層10aが形成されている。この場合、図9に 示すように、フォトダイオード部12の表面付近にP+ 型拡散層10 aおよびN+型埋め込み拡散層5 cから成 るフォトダイオードAが形成され、フォトダイオードA の下方にN⁺型埋め込み拡散層5cおよびP型エピタキ シャル層3から成るフォトダイオードBが形成される。 これにより、N+型埋め込み拡散層5cの不純物濃度に よるポテンシャルバリアにより、N⁺型埋め込み拡散層 5 c の不純物濃度のピーク位置より浅い領域で発生する 光キャリアは、フォトダイオードAによって検出され、 N+型埋め込み拡散層5cの不純物濃度のピーク位置よ

り深い領域で発生する光キャリアは、フォトダイオード Bによって検出される。この結果、図8に示す構成のフォトダイオード部12は、短波長の光と長波長の光とを 別々に検出することができる。

【0067】例えば、フォトダイオード部12への入射光が波長400nmであれば、フォトダイオード部12の表面からの入射光の進入の深さが1μm以下であるため、入射光によって発生する全ての光キャリアがフォトダイオードAによって吸収される。N型エピタキシャル層6の厚みが1.5μmであり、入射光が波長650nmであれば、入射光によって発生する光キャリアの約30%がフォトダイオードAによって吸収され、入射光によって発生する光キャリアの約70%がフォトダイオードBによって吸収される。これにより、フォトダイオード部12への入射光に対して、フォトダイオードAおよびBで発生するそれぞれの光電流の差分を算出することにより、入射光の波長の検出が可能となる。

【0068】尚、本発明の実施形態においては、P型を第1導電型、N型を第2導電型としているが、図3および4に示す本発明の第3および4の実施形態以外の構成では、N型を第1導電型、P型を第2導電型としても良い。

[0069]

【発明の効果】本発明の固体内蔵受光素子は、第1の第2導電型半導体層と第2の第1導電型半導体層とにより接合容量の小さいフォトダイオードが形成され、そのフォトダイオードが、第3の第1導電型半導体層および第4の第1導電型半導体層によって取り囲まれて、MOS構造のトランジスタを含む信号処理回路と電気的に分離されることによって、フォトダイオードの高速動作が可能になるとともに、フォトダイオードの短波長の光に対する光感度も向上し、フォトダイオードで発生した光キャリアがMOSデバイスへの進入を抑制し、ラッチアップ現象を防止できる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態である回路内蔵受光素 子の構成を示す断面図である。

【図2】本発明の第2の実施形態である回路内蔵受光素 子の構成を示す断面図である。

【図3】本発明の第3の実施形態である回路内蔵受光素 子の構成を示す断面図である。

【図4】本発明の第4の実施形態である回路内蔵受光素 子の構成を示す断面図である。

【図5】本発明の第5の実施形態である回路内蔵受光素 子の構成を示す断面図である。

【図6】図5のフォトダイオード部の深さ方向の不純物 濃度のプロファイルを示すグラフである。

【図7】他のフォトダイオード部の深さ方向の不純物濃度のプロファイルを示すグラフである。

【図8】本発明の第6の実施形態である回路内蔵受光素

子の構成を示す断面図である。

【図9】図8のフォトダイオード部の深さ方向の不純物 濃度のプロファイルを示すグラフである。


【図10】従来の回路内蔵受光素子の構成を示す断面図である。

【符号の説明】


- 1 P型半導体基板
- 2 P+型埋め込み拡散層
- 3 P型エピタキシャル層
- 4 P+型埋め込み分離拡散層
- 4a P+型埋め込み分離拡散層
- 5 N+型埋め込み拡散層
- 5 b N+型埋め込み拡散層
- 5 c N+型埋め込み拡散層
- 6 N型エピタキシャル層
- 6a N型エピタキシャル層
- 7 P型分離拡散層
- 7a P型分離拡散層
- 8 N型拡散層
- 8b N型拡散層
- 9 N+型拡散層
- 9a N+型拡散層

- 9 b N+型拡散層
- 10 P+型拡散層
- 10aP+型拡散層
- 11 P型埋め込み分離拡散層
- 12 フォトダイオード部
- 13 CMOSトランジスタ部
- 14 空乏層
- 15 P型MOSトランジスタ
- 16 N型MOSトランジスタ
- 17 N-型LDD拡散層
- 17aN-型LDD拡散層
- 20 フォトダイオード
- 21 周辺回路
- 30 P型半導体基板
- 31 N+型埋め込み拡散層
- 32 N-型エピタキシャル層
- 33 P型領域
- 34 N型領域
- 35 N型拡散層
- 36 MOSトランジスタ
- 37 MOSトランジスタ


【図6】 【図1】 15 16 N+拡散 9 Vcc 10 光キャリア 不純物濃度 N+ NIE PIL PIE IDD拡散 17 (表面からの深さ 6 P÷ ا Psub CMOSトランジスタ部 13 フォトダイオード部 12




【図2】




【図3】




【図4】




【図5】



【図8】



【図10】



フロントページの続き

F ターム(参考) 4M118 AA10 AB05 BA02 CA03 CA18 FC06 FC18 FC20 5F032 AA84 AB01 BA01 CA01 CA15 CA17 5F049 MA02 NA03 NA04 NB05 NB08 NB10 QA03 RA08